


## PGA849 低噪声、宽带宽、可编程增益精密仪表放大器

### 1 特性

- 差分至单端转换
- 八个引脚可编程二进制增益
  - $G (V/V) = 1/8, 1/4, 1/2, 1, 2, 4, 8$  和  $16$
- 低增益误差温漂:  $2\text{ppm}/^\circ\text{C}$  (最大值)
- 更快的信号处理:
  - 高带宽: 在所有增益下均为  $10\text{MHz}$
  - 高压摆率:  $35\text{V}/\mu\text{s}$
  - 稳定时间:
    - $500\text{ns}$  (到  $0.01\%$ )、 $950\text{ns}$  (到  $0.0015\%$ )
  - 输入级噪声:  $G = 16\text{V}/\text{V}$  时为  $7.8\text{nV}/\sqrt{\text{Hz}}$
  - 可通过滤波器选项实现更好的 SNR
- 在超过电源电压多达  $\pm 40\text{V}$  时提供输入过压保护
- 输入级电源电压范围:
  - 单电源:  $8\text{V}$  至  $36\text{V}$
  - 双电源:  $\pm 4\text{V}$  至  $\pm 18\text{V}$
- 独立输出电源引脚
- 输出级电源电压范围:
  - 单电源:  $4.5\text{V}$  至  $36\text{V}$
  - 双电源:  $\pm 2.25\text{V}$  至  $\pm 18\text{V}$
- 额定温度范围:  $-40^\circ\text{C}$  至  $+125^\circ\text{C}$
- 小型封装:  $3\text{mm} \times 3\text{mm}$  QFN

### 2 应用

- 工厂自动化和控制
- 模拟输入模块
- 数据采集 (DAQ)
- 测试和测量
- 半导体测试



PGA849 简化版应用

### 3 说明

PGA849 是一款宽带宽、低噪声、可编程增益仪表放大器，适用于差分到单端转换。PGA849 具有八种二进制增益设置 (从  $0.125\text{V}/\text{V}$  的衰减增益到最大  $16\text{V}/\text{V}$ )，可以通过三个数字增益选择引脚进行选择。

PGA849 架构经过优化，可驱动采样速率高达  $1\text{MSPS}$  的高分辨率精密模数转换器 (ADC) 的输入，无需额外的 ADC 驱动器。输出级电源与输入级去耦，可保护 ADC 或下游器件免受过驱损坏。


超  $\beta$  输入晶体管提供超低的输入偏置电流，进而提供  $0.3\text{pA}/\sqrt{\text{Hz}}$  的超低输入电流噪声密度，因而 PGA849 成为几乎任何传感器类型的通用选择。低噪声电流反馈前端架构即使在高频下也能提供出色的增益平坦度，得益于此，PGA849 是一款出色的高阻抗传感器读出器件。输入引脚上的集成保护电路可处理超出电源电压高达  $\pm 40\text{V}$  的过压。

#### 封装信息

器件型号	封装 <sup>(1)</sup>	封装尺寸 <sup>(2)</sup>
PGA849	RGT (VQFN, 16)	$3\text{mm} \times 3\text{mm}$

(1) 有关更多信息，请参阅节 11。

(2) 封装尺寸 (长  $\times$  宽) 为标称值，并包括引脚 (如适用)。



增益与频率间的关系



## 内容

1 特性.....	1	7 详细说明.....	7
2 应用.....	1	8 应用和实施.....	11
3 说明.....	1	9 器件和文档支持.....	16
4 器件比较表.....	2	10 修订历史记录.....	17
5 引脚配置和功能.....	3	11 机械、封装和可订购信息.....	17
6 规格.....	3		

### 4 器件比较表

器件	说明	增益公式	引脚处的 RG 引脚
PGA855	低噪声、宽带宽、全差分输出可编程增益仪表放大器	可通过引脚进行数字编程	不适用
INA849	超低噪声 ( $1\text{nV}/\sqrt{\text{Hz}}$ )、高带宽仪表放大器	$G = 1 + 6k\Omega / RG$	2、3
INA851	具有过压保护 ( $\pm 40\text{V}$ ) 功能的低噪声 ( $3.2\text{nV}/\sqrt{\text{Hz}}$ )、高速 (22MHz) 全差分仪表放大器	$G = 1 + 6k\Omega / RG$	2、3
PGA280	具有 3V 或 5V 差分输出、20mV 至 $\pm 10\text{V}$ 可编程增益和高达 $\pm 18\text{V}$ 模拟电源的仪表放大器	可通过 SPI 进行数字编程	不适用
PGA281	零漂移、高电压可编程增益放大器	可通过引脚进行数字编程	不适用

## 5 引脚配置和功能




图 5-1. RGT 封装，16 引脚 VQFN (顶视图)

表 5-1. 引脚功能

引脚		类型	说明
名称	编号		
A0	4	输入	增益选项引脚 0
A1	5	输入	增益选项引脚 1
A2	1	输入	增益选项引脚 2
DA_IN+	9	输入	连接到输出差分放大器求和节点
DA_IN-	12	输入	连接到输出差分放大器求和节点
DGND	16	电源	数字逻辑和增益设置引脚的接地基准
IN-	3	输入	负 (反相) 输入
IN+	2	输入	正 (同相) 输入
LVDD	7	电源	输出驱动器正电源
LVSS	14	电源	输出驱动器负电源
NC	8	—	不连接
NC	13	—	不连接
OUT	11	输出	输出
REF	10	输入	基准输入。该引脚必须由低阻抗源驱动
VS+	6	电源	输入级正电源
VS-	15	电源	输入级负电源
散热焊盘	散热焊盘	—	该散热焊盘必须焊接到印刷电路板 (PCB)。将散热焊盘连接到处于悬空状态或以电气方式连接到 VS- 的平面或大面积覆铜区域，即使对于功率耗散较低的应用也是如此。

## 6 规格

### 6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) <sup>(1)</sup>

		最小值	最大值	单位
V <sub>S</sub>	V <sub>S+</sub> 、V <sub>S-</sub> 引脚上的电源电压；V <sub>S</sub> = (V <sub>S+</sub> ) - (V <sub>S-</sub> )	0	40	V

在自然通风条件下的工作温度范围内测得 (除非另有说明) (1)

		最小值	最大值	单位
$V_{SOUT}$	LVDD、LVSS 引脚上的电源电压; $V_{SOUT} = V_{LVDD} - V_{LVSS}$	0	40	V
	电源引脚 LVDD、LVSS 上的电压	$(V_{S-}) - 0.5$	$(V_{S+}) + 0.5$	V
$V_{IN}$	信号输入引脚 IN+、IN- 上的电压	$(V_{S-}) - 40$	$(V_{S+}) + 40$	V
	DGND、DA_IN+、DA_IN- 引脚电压	$(V_{S-}) - 0.5$	$(V_{S+}) + 0.5$	V
	增益选择引脚 A2、A1、A0 上的电压	$V_{DGND} - 0.5$	$(V_{S+}) + 0.5$	V
$V_O$	信号输出引脚最大电压	$V_{LVSS} - 0.5$	$V_{LVDD} + 0.5$	V
$V_{REF}$	基准输入电压	$V_{LVSS} - 0.5$	$V_{LVDD} + 0.5$	V
$I_O$	信号输出引脚电流	-100	100	mA
$I_{SC}$	输出短路电流(2)	持续		
$T_A$	工作温度	-50	150	°C

- (1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件但在绝对最大额定值范围内使用, 器件可能不会完全正常运行, 这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 对  $V_{SOUT}/2$  短路。

## 6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准(1)	±2000	V
		充电器件模型 (CDM), 符合 ANSI/ESDA/JEDEC JS-002 标准(2)	±1000	

- (1) JEDEC 文档 JEP155 说明 500V HBM 支持在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文档 JEP157 说明 250V CDM 支持在标准 ESD 控制流程下安全生产。

## 6.3 建议运行条件

在自然通风条件下的工作温度范围内测得 (除非另有说明)

			最小值	最大值	单位
$V_S$	输入级电源电压	单电源	8	36	V
		双电源	±4	±18	
$V_{SOUT}$	输出级电源电压	单电源	4.5	36	V
		双电源	±2.25	±18	
$T_A$	额定温度		-40	125	°C

## 6.4 热性能信息

热指标(1)		PGA849	单位
		RGT (VQFN)	
		16 引脚	
$R_{\theta JA}$	结至环境热阻	47.3	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	53.6	°C/W
$R_{\theta JB}$	结至电路板热阻	22.0	°C/W
$\psi_{JT}$	结至顶部特征参数	1.4	°C/W
$\psi_{JB}$	结至电路板特征参数	22.0	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	7.8	°C/W

- (1) 有关新旧热指标的更多信息, 请参阅半导体和 IC 封装热指标应用报告。

## 6.5 电气特性

$T_A = 25^\circ\text{C}$ ,  $V_S = V_{SOUT} = \pm 15\text{V}$ ,  $V_{ICM} = 0\text{V}$ ,  $V_{REF} = 0\text{V}$ ,  $R_L = 10\text{k}\Omega$  接地, 且  $G = 1\text{V/V}$  (除非另有说明)

参数		测试条件	最小值	典型值	最大值	单位
<b>输入</b>						
$V_{OS}$	失调电压 (以输入为基准)	$G = 1$ 至 $16$		$\pm 50$	$\pm 350$	$\mu\text{V}$
		$G < 1$		$\pm 50/G$	$\pm 350/G$	
	失调电压漂移 (以输入为基准)	$G = 1$ 至 $16$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		$\pm 0.2$	$\pm 1.0$	$\mu\text{V}/^\circ\text{C}$
		$G < 1$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		$\pm 0.2/G$	$\pm 1.0/G$	
PSRR	电源抑制比	$\pm 4\text{V} \leq V_S \leq \pm 18\text{V}$ , RTI	$G = 0.125$	95	110	dB
			$G = 0.25$	98	114	
			$G = 0.5$	100	118	
			$G = 1$	120	134	
			$G = 2$	120	126	
			$G = 4$	120	132	
			$G = 8$	120	136	
			$G = 16$	120	140	
$Z_{id}$	差分输入阻抗			$1 \parallel 1$		$G\Omega \parallel \text{pF}$
$Z_{ic}$	共模输入阻抗			$1 \parallel 7$		$G\Omega \parallel \text{pF}$
$V_{ICM}$	共模输入电压	$V_S = \pm 4\text{V}$ 至 $\pm 18\text{V}$	$(V_{S-}) + 2.5$		$(V_{S+}) - 2$	V
		$V_S = \pm 4\text{V}$ 至 $\pm 18\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$	$(V_{S-}) + 3$		$(V_{S+}) - 2.5$	
CMRR	共模抑制比	直流通至 60Hz, $V_{ICM} = \pm 10\text{V}$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ , RTI	$G = 0.125$	64	82	dB
			$G = 0.25$	70	88	
			$G = 0.5$	76	94	
			$G = 1$	82	100	
			$G = 2$	88	106	
			$G = 4$	94	112	
			$G = 8$	100	118	
			$G = 16$	106	124	
<b>偏置电流</b>						
$I_B$	输入偏置电流			0.5	1.8	nA
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		1		
	输入偏置电流漂移	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			10	$\text{pA}/^\circ\text{C}$
$I_{OS}$	输入失调电流			0.5	1	nA
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		1		
	输入失调电流漂移	$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			10	$\text{pA}/^\circ\text{C}$

## 6.5 电气特性 (续)

$T_A = 25^\circ\text{C}$ ,  $V_S = V_{SOUT} = \pm 15\text{V}$ ,  $V_{ICM} = 0\text{V}$ ,  $V_{REF} = 0\text{V}$ ,  $R_L = 10\text{k}\Omega$  接地, 且  $G = 1\text{V/V}$  (除非另有说明)

参数		测试条件		最小值	典型值	最大值	单位
<b>噪声电压</b>							
$e_{NI}$	以输入为基准的电压噪声密度	$f = 1\text{kHz}$	$G = 16$		7.8		$\text{nV}/\sqrt{\text{Hz}}$
			$G = 8$		8.0		
			$G = 4$		8.6		
			$G = 2$		12.6		
			$G = 1$		21.6		
			$G = 0.5$		42		
			$G = 0.25$		84		
			$G = 0.125$		168		
	输入基准电压噪声	$f_B = 0.1\text{Hz}$ 至 $10\text{Hz}$	$G = 16$		0.26		$\mu\text{V}_{PP}$
			$G = 8$		0.27		
			$G = 4$		0.29		
			$G = 2$		0.44		
			$G = 1$		0.8		
			$G = 0.5$		1.6		
			$G = 0.25$		3.2		
			$G = 0.125$		6.4		
$i_N$	输入电流噪声密度	$f = 1\text{kHz}$			0.3		$\text{pA}/\sqrt{\text{Hz}}$
	输入电流噪声	$f_B = 0.1\text{Hz}$ 至 $10\text{Hz}$			13		$\text{pA}_{PP}$
<b>增益</b>							
	增益范围			0.125		16	$\text{V/V}$
$G_E$	增益误差	$G = 0.125, 0.25, 0.5, 2, 4, 8$			$\pm 0.02$	$\pm 0.05$	%
		$G = 1$			$\pm 0.02$	$\pm 0.03$	%
		$G = 16$			$\pm 0.02$	$\pm 0.07$	%
	增益漂移	$G = 0.125$ 至 $16$ , $T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$			$\pm 1$	$\pm 2$	$\text{ppm}/^\circ\text{C}$
	增益非线性	$G = 0.125$ 至 $16$ , $V_{OUT} > \pm 5\text{V}$			2	5	ppm
<b>输出</b>							
$V_{OUT}$	输出电压	$R_L = 10\text{k}\Omega$	无负载	$V_{SOUT} = \pm 2.25\text{V}$	$V_{LVSS} + 0.1$	$V_{LVDD} - 0.1$	V
				$V_{SOUT} = \pm 2.25\text{V}$	$V_{LVSS} + 0.2$	$V_{LVDD} - 0.2$	
				$V_{SOUT} = \pm 18\text{V}$	$V_{LVSS} + 0.4$	$V_{LVDD} - 0.4$	
$C_L$	负载电容	使用容性负载稳定运行			100		pF
$I_{SC}$	短路电流	持续达 $V_{SOUT}/2$				$\pm 45$	mA
				$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		$\pm 20$	
<b>频率响应</b>							
$BW$	带宽, -3dB	$G = 0.125$ 至 $16$			10		MHz
$SR$	压摆率	$G \geq 1$ , $V_{OUT} > 5\text{V}$			35		$\text{V}/\mu\text{s}$
		$G < 1$ , $V_{OUT} > 5\text{V}$			12		$\text{V}/\mu\text{s}$
$t_s$	稳定时间	$G = 0.125$ 至 $16$ $V_{INDIFF} = 10\text{V}$ 阶跃或 $V_{OUT} = 10\text{V}$ 阶跃	达 0.01%		0.7		$\mu\text{s}$
			达 0.0015%		0.95		
	增益开关时间				2		$\mu\text{s}$
$THD+N$	总谐波失真和噪声	差分输入, $f = 10\text{kHz}$ , $V_{OUT} = 10\text{V}_{PP}$			-110		dB
		单端输入, $f = 10\text{kHz}$ , $V_{OUT} = 10\text{V}_{PP}$			-105		
$HD2$	二阶谐波失真	差分输入, $f = 10\text{kHz}$ , $V_{OUT} = 10\text{V}_{PP}$			-120		
		单端输入, $f = 10\text{kHz}$ , $V_{OUT} = 10\text{V}_{PP}$			-110		
$HD3$	三阶谐波失真	差分输入, $f = 10\text{kHz}$ , $V_{OUT} = 10\text{V}_{PP}$			-120		
		单端输入, $f = 10\text{kHz}$ , $V_{OUT} = 10\text{V}_{PP}$			-110		

## 6.5 电气特性 (续)

$T_A = 25^\circ\text{C}$ ,  $V_S = V_{SOUT} = \pm 15\text{V}$ ,  $V_{ICM} = 0\text{V}$ ,  $V_{REF} = 0\text{V}$ ,  $R_L = 10\text{k}\Omega$  接地, 且  $G = 1\text{V/V}$  (除非另有说明)

参数	测试条件	最小值	典型值	最大值	单位
<b>基准输入</b>					
$R_{IN}$	基准输入阻抗		10		$\text{k}\Omega$
	基准输入电流	$V_{IN} = 0\text{V}$	140		$\mu\text{A}$
	基准输入电压	$V_{LVSS}$		$V_{LVDD}$	V
	以输出为基准的增益		1		V/V
	基准增益误差	$V_{OUT} = \pm 10\text{V}$ , 在电压摆幅范围内	0.01	0.05	%
<b>输出级电源</b>					
$I_{Q\_input}$	输入级静态电流 $V_{S+}$ 、 $V_{S-}$	$V_{IN} = 0\text{V}$	3		mA
		$T_A = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$		4.2	
<b>输出级电源</b>					
$I_{Q\_output}$	输出级静态电流 LVDD、LVSS	$V_{IN} = 0\text{V}$ , $V_{REF} = 0\text{V}$	1.3		mA
		$T_A = -40^\circ\text{C}$ 至 $125^\circ\text{C}$	1.5	1.9	
<b>数字逻辑</b>					
$V_{IL}$	数字输入逻辑低电平	A0、A1、A2 引脚, 以 DGND 为基准	$V_{DGND}$	$V_{DGND} + 0.8$	V
$V_{IH}$	数字输入逻辑高电平	A0、A1、A2 引脚, 以 DGND 为基准	$V_{DGND} + 1.8$	$V_{S+}$	V
	数字输入引脚电流	A0、A1、A2 引脚	1.5	3	$\mu\text{A}$
$V_{DGND}$	DGND 电压		$V_{S-}$	$(V_{S+}) - 4$	V
	DGND 基准电流		4	10	$\mu\text{A}$

## 7 详细说明


### 7.1 概述

PGA849 是一款单片、高电压、可编程增益精密仪表放大器。PGA849 整合了高速电流反馈输入级与内部匹配的增益电阻网络, 再后接一个四电阻差分放大器输出级。可使用增益选择引脚 A0、A1 和 A2 来选择八个预编程的二进制增益 (范围为  $0.125\text{V/V}$  至  $16\text{V/V}$ )。

PGA849 的功能方框图如下一节中所示。差分输入电压被馈送到一对匹配的高阻抗输入电流反馈放大器中。集成的精密匹配增益电阻网络用于放大差分输入电压。输出差分放大器  $A_3$  可抑制输入共模分量, 并使输出信号以 REF 引脚设置的电压电平为基准。

PGA849 输出放大器带宽经过优化, 可驱动采样速率高达  $1\text{MSPS}$  的高性能模数转换器 (ADC), 无需额外的 ADC 驱动器。该输出放大器使用独立于输入级电源的独立电源。驱动 ADC 时, 请在 LVDD 和 LVSS 到 ADC 电源之间使用低阻抗连接, 这种配置可保护 ADC 输入免受意外过压条件造成的损坏。

7.2 功能方框图



ADVANCE INFORMATION



### 7.3 特性说明

#### 7.3.1 增益控制

PGA849 使用三个引脚来设置放大器增益。这些增益选择引脚是相对于 DGND 设置的。与需要 SPI 或其他数字接口选项来更改增益的可编程增益放大器相比，这种配置可简化设计。图 7-1 展示了增益设置方框图。表 7-1 列出了增益选项。任何不受外部源驱动的增益选择引脚都会使用内部下拉选项自动偏置到 DGND。




图 7-1. PGA849 增益设置方框图

表 7-1. 增益选项

A2:A0	增益
000	0.125
001	0.25
010	0.5
011	1
100	2
101	4
110	8
111	16

### 7.3.2 输入保护

在超出任一电源高达  $\pm 40V$  的电压下，PGA849 的输入会受到单独保护。例如，使用  $\pm 15V$  电源供电时， $-55V$  和  $+55V$  之间的任意输入共模电压都不会造成损坏。每个输入端的内部电路在正常信号条件下提供低串联阻抗，从而在正常工作条件下保持高性能。如果输入过载，则保护电路将输入电流限制为大约  $4.8mA$  的值。图 7-2 展示了过压情况下的输入保护功能。




图 7-2. 输入电流与输入过压间的关系

图 7-3 展示了在输入过压条件下，电流会通过输入保护二极管进入电源。如果应用中的电源无法灌入电流，请在电源上设置齐纳二极管钳位 (ZD1 和 ZD2)，从而提供接地的电流路径。




图 7-3. 过压条件下的输入电流路径

### 7.3.3 使用输出差分放大器对噪声进行整形

节 7.2 显示了 PGA849 输出级差分放大器在输出端和反相输入端之间使用  $5k\Omega$  反馈电阻器。对差分放大器的反相和同相输入的外部直接访问分别通过 DA\_IN- 和 DA\_IN+ 引脚提供。该选项允许电路设计人员添加与内部电阻并联的外部电容器，从而实施噪声滤波或噪声整形技术。这些引脚还可用于实现输出级的自定义衰减增益。在使用内部电阻来设计并联电路时，请考虑以下重要因素：

- 内部电阻网络的精度为 0.01% 或更高。这种精度可产生 80dB 或更好的共模抑制 (CMRR)。这些引脚上的漏电流不匹配可能会导致 CMRR 性能下降。
- 内部电阻具有  $\pm 15\%$  的绝对电阻变化，在实施自定义衰减增益或噪声滤波器时必须考虑这一变化。

#### 小心

请勿将这些引脚视为输出，也不要使用这些引脚拉出或灌入电流。流经反馈电阻的电流过大可能会对内部电路造成永久损坏。

### 7.4 器件功能模式

PGA849 具有单功能模式，可在输入级电源电压大于  $\pm 4V$  (8V) 且输出级电源电压大于  $\pm 2.25V$  (4.5V) 的条件下运行；另请参阅节 6.3。

## 8 应用和实施

### 备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

### 8.1 应用信息

PGA849 是一款具单端输出的单片、高电压、高带宽、精密可编程增益仪表放大器。PGA849 整合了高速电流反馈输入级与内部匹配的增益电阻网络，再后接一个四电阻差分放大器输出级。PGA849 具有八个二进制增益设置（从  $0.125V/V$  到  $16V/V$ ），可以通过这三个数字增益选择引脚进行选择：A0、A1 和 A2。

PGA849 适用于工厂自动化和控制、模拟输入模块、数据采集、测试和测量以及半导体测试等应用。

### 8.2 典型应用

#### 8.2.1 ADS8860 16 位、1MSPS、单端输入 SAR ADC 驱动器

图 8-1 展示了 16 位精密 1MSPS 逐次逼近寄存器 (SAR) 模数转换器 (ADC) 的原理图。此电路用于通过 ADS8860 单端输入 ADC 测量 PGA849 的驱动能力。




图 8-1. 驱动 ADS8860 SAR ADC

此电路接受单端或差分输入信号。PGA849 由独立的输入和输出电源供电运行。本例中使用  $\pm 15\text{V}$  电源来为输入级供电，并使用单极  $5.3\text{V}$  电源为输出级供电。PGA849 输出级电源由同一个  $5.3\text{V}$  ADC 电源供电。 $5.3\text{V}$  输出电源运行可防止在 PGA 过驱情况下 ADC 输入过载。本例中选择 REF6250 作为 ADC 电压基准。REF6250 是一款低噪声、低漂移的  $5\text{V}$  精密电压基准，连接到 ADS8860 基准输入 ADC 的 REFIN 引脚。

PGA849 输出电压是根据 REF 引脚上的电压确定的。通过使用精密电阻分压器对 REF6250 ADC 基准进行分压，REF 引脚可设置为 SAR ADC 中量程电压。OPA192 缓冲器负责驱动 PGA849 REF 引脚。OPA192 是一款具有低失调电压、低漂移和  $10\text{MHz}$  带宽的精密放大器。

### 8.2.1.1 设计要求

下表列出了驱动 ADS8860 ADC 的应用的设计要求。

表 8-1. 设计参数

参数	值
电源电压	$VS_{\pm} = \pm 15\text{V}$ , $LVDD = 5.3\text{V}$ , $LVSS = \text{GND}$ , $\text{ADC REFIN} = 5\text{V}$ , $\text{PGA REF} = 2.5\text{V}$
ADC 满标量程	$\text{FSR} = 5\text{V}$
ADC 的采样速率	$f_{\text{SAMPLE}} = 1\text{MSPS}$
PGA 增益	0.125、0.25、0.5、1、2、4、8、16
输入电压 ( $V_{\text{PP}}$ , 差分)	$25\text{V}$ 、 $16\text{V}$ 、 $8\text{V}$ 、 $4\text{V}$ 、 $2\text{V}$ 、 $1\text{V}$ 、 $0.5\text{V}$ 、 $0.25\text{V}$
信号频率	$1\text{kHz}$
RC 反冲滤波器	$R_{\text{FIL}} = 15\Omega$ , $C_{\text{DIFF}} = 1.2\text{nF}$ , $C_{\text{CM}} = 120\text{pF}$

### 8.2.1.2 详细设计过程

位于 PGA 输入端的第一个滤波器 ( 请参阅图 8-1 ) 有助于降低电磁干扰 (EMI) 和射频干扰 (RFI) 高频外部噪声。此滤波器可根据应用带宽和抗混叠要求进行定制。

第二个滤波器由  $C_{FB}$  提供, 并与 PGA  $5k\Omega$  反馈电阻并联。PGA 电阻器的绝对容差为  $\pm 15\%$ , 因此, 应考虑容差对滤波器截止频率的影响。 $C_{FB} = 100pF$  会得到  $318kHz$  的滤波器截止频率。在电阻器容差的高侧, 滤波器频率变为  $277kHz$ 。该器件支持灵活地修改  $C_{FB}$  电容值以调整带宽, 但会以牺牲电路的宽带噪声性能为代价。

直接放置在 ADS8860 输入端的第三个滤波器用作电荷库滤波器以驱动 SAR。电荷反冲滤波器减少了放大器的瞬时电荷需求, 保持了低失真, 否则会因不完全的 ADC 采样保持稳定而降低性能。RC 滤波器组合 (  $R_{FIL}$ 、 $C_{DIFF}$  ) 针对 ADC 采样保持稳定和总谐波失真 (THD) 性能进行了调整, 同时保持 PGA 的稳定性。高等级 C0G 电容器用在信号路径中的任何位置, 以实现低失真特性。

PGA849 前端电路包括全部三个模拟滤波器, 可提供  $310kHz$  的标称  $f_{-3dB}$  带宽。在内部  $5k\Omega$  反馈电阻器容差的高侧, PGA849  $f_{-3dB}$  带宽变为  $271kHz$ , 电路在  $41kHz$  范围内保持  $-0.1dB$  平坦度。

ADS8860 需要  $0V$  至  $5V$  ADC 基准范围内的满量程输入。PGA849 REF 引脚设置为  $2.5V$  的标称电压, 以将信号转换为 ADC 中量程电压。

PGA849 REF 电压是通过将 REF6250  $5V$  基准馈送到  $10k\Omega$  到  $10k\Omega$  精密分压器而产生的, 该分压器采用  $\pm 0.05\%$  容差、 $\pm 5ppm/^\circ C$  低漂移电阻器实现。使用低阻抗源驱动 PGA849 REF 引脚, 并将 OPA192 用作缓冲器以驱动 REF 引脚。

OPA192 缓冲器配置为双反馈配置, 以在驱动 REF 引脚和  $22nF$  旁路电容器的同时提供稳定性。 $R_{ISO}$  是一个  $20\Omega$  隔离电阻器, 用于隔离两条反馈路径, 以实现优化的稳定性。反馈路径 1 通过反馈电阻器 ( $R_F = 2k\Omega$ ) 直接连接到 REF 引脚。反馈路径 2 通过反馈电容器 ( $C_F = 2nF$ ) 连接到运算放大器的输出端。该电路提供了  $86^\circ$  的环路增益相位裕度。OPA192 缓冲器的同相输入端具有一个  $R = 1k\Omega$ 、 $C = 10nF$  的低通滤波器, 以减少电阻分压器热噪声。如果使用任何其他负载电容, 都需要重新计算稳定性元件:  $R_F$ 、 $C_F$  和  $R_{ISO}$ 。如果修改 REF 旁路电容, 请使用 OPA192 TINA-TI™ SPICE 模型通过仿真验证电路是否稳定, 并确认电路提供了大于  $60^\circ$  的相位裕度。

### 8.3 电源相关建议

PGA849 的标称性能是在输入级电源和  $\pm 15\text{V}$  输出级电源电压以及  $V_{\text{ICM}}$  和  $V_{\text{REF}}$  处于  $1/2 V_s$  条件下的额定性能。在额定限制范围内，可以使用自定义输入共模电压和输出基准电压，而不会影响性能；另请参阅节 6.3。

#### 小心

为了防止损坏内部电路，输出级电源会被钳位以保持输入级电源电压电平范围内；请参阅节 7.2。

### 8.4 布局

#### 8.4.1 布局指南

建议使用良好的布局实践。为了实现器件的最佳工作性能，应使用良好的 PCB 布局实践，包括：

- 为避免将共模信号转换为差分信号和热电动势 (EMF)，请确保这两条输入路径对称，且源阻抗和电容匹配良好。
- 噪声可通过器件的电源引脚和整个电路的电源引脚传播到模拟电路中。旁路电容器通过提供模拟电路的本地低阻抗电源来减少耦合噪声。
  - 在每个电源引脚和接地端之间连接低 ESR  $0.1\mu\text{F}$  陶瓷旁路电容器，放置位置尽量靠近器件。针对单电源应用， $V+$  与接地端之间可以接入单个旁路电容器。
- 为了减少寄生耦合，请让输入布线尽可能远离电源或输出布线。如果上述布线无法分离，则让敏感性布线与有噪声布线垂直交叉要远优于选择平行的布线方式。
- $DA\_IN+$  和  $DA\_IN-$  引脚上的漏电流会导致输出电压出现直流失调误差。此外，这些引脚上过大的寄生电容会导致相位裕度减小并影响输出级的稳定性。如果未使用这些引脚来实现精心设计的电容反馈，请按照最佳实践来更大程度减少漏电流和寄生电容。
- 按照最佳实践来更大程度减少漏电流和寄生电容，其中包括在任何位于输入引脚正下方的接地平面上设置避开区域。
- 尽可能减少热结的数量。如果可能，请使用不带通孔的单层进行信号路径布设。
- 与主要热源（高功耗电路）保持足够的距离。如果不可能，请调整器件位置，使热源对差分信号路径高侧和低侧的影响能够均匀匹配。
- 应使布线尽可能短。

8.4.2 布局示例





图 8-2. 原理图和相关 PCB 布局示例

## 9 器件和文档支持

### 9.1 器件支持

#### 9.1.1 开发支持

##### 9.1.1.1 PSpice® for TI

PSpice® for TI 是可帮助评估模拟电路性能的设计和仿真环境。在进行布局和制造之前创建子系统设计和原型解决方案，可降低开发成本并缩短上市时间。

##### 9.1.1.2 TINA-TI™ 仿真软件 (免费下载)

TINA-TI™ 仿真软件是一款简单易用、功能强大且基于 SPICE 引擎的电路仿真程序。TINA-TI 仿真软件是 TINA™ 软件的一款免费全功能版本，除了一系列无源和有源模型外，此版本软件还预先载入了一个宏模型库。TINA-TI 仿真软件提供所有传统的 SPICE 直流、瞬态和频域分析，以及其他设计功能。

TINA-TI 仿真软件提供全面的后处理能力，便于用户以多种方式获得结果，用户可从[设计工具和仿真网页](#)免费下载。虚拟仪器提供选择输入波形和探测电路节点、电压以及波形的能力，从而构建一个动态的快速启动工具。

#### 备注

必须安装 TINA 软件或者 TINA-TI 软件后才能使用这些文件。请从 [TINA-TI™ 软件文件夹](#) 中下载免费的 TINA-TI 仿真软件。

### 9.2 文档支持

#### 9.2.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，仪表放大器的综合误差计算 [仪表放大器的综合误差计算 应用手册](#)
- 德州仪器 (TI)，[输入偏置电流返回路径在仪表放大器应用中的重要性 应用手册](#)

### 9.3 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 9.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的[使用条款](#)。

### 9.5 商标

TINA-TI™ and TI E2E™ are trademarks of Texas Instruments.

TINA™ is a trademark of DesignSoft, Inc.

PSpice® is a registered trademark of Cadence Design Systems, Inc.

所有商标均为其各自所有者的财产。

### 9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。



## 9.7 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。


## 10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
March 2024	*	初始发行版

## 11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。




**RGT0016C**

**PACKAGE OUTLINE**

**VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD

ADVANCE INFORMATION



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

## EXAMPLE BOARD LAYOUT


RGT0016C

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:20X



4222419/D 04/2022

NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.


### EXAMPLE STENCIL DESIGN

RGT0016C

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD

ADVANCE INFORMATION



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
XPGA849RGTR	ACTIVE	VQFN	RGT	16	3000	TBD	Call TI	Call TI	-40 to 125		Samples

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSELETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**RGT 16**

**GENERIC PACKAGE VIEW**

**VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4203495/1



SIDE WALL METAL THICKNESS DIM A	
OPTION 1	OPTION 2
0.1	0.2



4222419/D 04/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT


RGT0016C

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:20X



SOLDER MASK DETAILS

4222419/D 04/2022

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



# EXAMPLE STENCIL DESIGN

RGT0016C

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



**SOLDER PASTE EXAMPLE**  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 17:  
85% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:25X

4222419/D 04/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司