

LM7332 双通道轨至轨输入和输出 30V、宽电压范围、高输出运算放大器

1 特性

- $V_S = \pm 15V$, $T_A = 25^\circ C$ (典型值, 除非另有说明)
- 宽电源电压范围: 2.5V 至 32V
- 宽输入共模电压越过电源轨 0.3V
- 输出短路电流大于 100mA
- 高输出电流 (与电源轨相差 1V): $\pm 70mA$
- GBWP: 21MHz
- 压摆率: 15.2V/ μs
- 容性负载容差无限制
- 总电源电流: 2mA
- 温度范围: $-40^\circ C$ 至 $+125^\circ C$
- 在 $-40^\circ C$ 、 $+125^\circ C$ 和 $+25^\circ C$ 温度下以 5V、 $\pm 5V$ 和 $\pm 15V$ 的电压经过测试

2 应用

- MOSFET 和功率晶体管驱动器
- 取代高电流输出电路中的分立式晶体管
- 仪表 4–20mA 电流环路
- 模拟数据传输
- 多个电压电源和电池充电器
- 高侧和低侧电流检测
- 电桥和传感器驱动
- 数模转换器输出

3 说明

LM7332 器件是一款双通道轨至轨输入和输出放大器, 工作温度范围较宽 ($-40^\circ C$ 至 $+125^\circ C$), 可满足汽车、工业和电源应用的需求。LM7332 的输出电流为 100mA, 高于大多数单片运算放大器的输出电流。具有高输出电流要求的电路设计通常需要分立式晶体管, 因为许多运算放大器的电流输出较低。LM7332 具有足够大的电流输出, 能够直接驱动许多负载, 从而节省分立式晶体管所需的成本和空间。

极宽的工作电源电压范围 (2.5V 至 32V) 减轻了极端条件下对于功能的任何担忧, 并为多种应用带来了灵活性。该器件的大部分参数对电源电压变化不敏感; 这种在设计上的改进又进一步简化了使用。较大的轨至轨输入共模电压范围使得该器件可在许多应用 (包括高侧和低侧感应) 中运行, 而不会超出输入范围。

LM7332 可驱动无限的容性负载而不会出现振荡。


LM7332 采用 8 引脚 VSSOP 和 SOIC 封装。

器件信息⁽¹⁾


器件型号	封装	封装尺寸 (标称值)
LM7332	VSSOP (8)	3.00mm x 3.00mm
	SOIC (8)	3.91mm x 4.90mm

(1) 要了解所有可用封装, 请见数据表末尾的可订购产品附录。

输出摆幅与拉电流间的关系



各种容性负载的大信号阶跃响应



目录

1	特性	1	7.3	特性说明	17
2	应用	1	7.4	器件功能模式	18
3	说明	1	8	以下一些应用中	20
4	修订历史记录	2	8.1	应用信息	20
5	引脚配置和功能	3	8.2	典型应用	20
6	规格	4	9	电源建议	22
	6.1 绝对最大额定值	4	10	布局	23
	6.2 ESD 额定值	4	10.1	布局指南	23
	6.3 建议的工作状态	4	10.2	布局示例	23
	6.4 热性能信息	4	10.3	输出短路电流和功耗问题	23
	6.5 5V 电气特性	5	11	器件和文档支持	26
	6.6 $\pm 5V$ 电气特性	6	11.1	社区资源	26
	6.7 $\pm 15V$ 电气特性	7	11.2	商标	26
	6.8 典型特性	9	11.3	静电放电警告	26
7	详细 说明	17	11.4	术语表	26
	7.1 概述	17	12	机械、封装和可订购信息	26
	7.2 功能框图	17			

4 修订历史记录


注：之前版本的页码可能与当前版本有所不同。

Changes from Revision A (March 2013) to Revision B	Page
• 添加器件信息、ESD 额定值和热性能信息表、特性说明部分、器件功能模式、应用和实施部分、电源相关建议部分、布局部分、器件和文档支持部分以及机械、封装和可订购信息部分。	1


Changes from Original (March 2013) to Revision A	Page
• 已更改 将美国国家半导体产品说明书的布局更改成了 TI 格式	20

5 引脚配置和功能

DGK 封装
8 引脚 VSSOP
俯视图



D 封装
8 引脚 SOIC
俯视图



引脚功能

引脚		I/O	说明
名称	编号		
IN+ A	3	I	放大器 A 的同相输入
IN- A	2	I	放大器 A 的反相输入
IN+ B	5	I	放大器 B 的同相输入
IN- B	6	I	放大器 AB 的反相输入
OUT A	1	O	放大器 A 的输出
OUT B	7	O	放大器 B 的输出
V ⁺	8	P	正电源
V ⁻	4	P	负电源

6 规格

6.1 绝对最大额定值

 请参阅 ⁽¹⁾⁽²⁾

		最小值	最大值	单位
V _{IN} 差分电压			±10	V
输出短路持续时间		请参阅 ⁽³⁾⁽⁴⁾		
电源电压 (V _S = V ⁺ - V ⁻)			35	V
输入/输出引脚电压		V ⁺ + 0.3	V ⁻ - 0.3	V
结温 ⁽⁵⁾			150	°C
焊接信息	红外或对流 (20 秒)		235	°C
	波焊 (10 秒)		260	°C
贮存温度, T _{stg}		-65	150	°C

- 应力超出绝对最大额定值下列的值可能会对器件造成永久损坏。这些仅为在应力额定值下的工作情况，对于额定值下器件的功能性操作以及在超出建议的工作状态下的任何其它操作，在此并未说明。长时间运行在最大绝对额定条件下会影响器件可靠性。
- 如果需要军用/航天专用器件，请与 TI 销售办公室/分销商联系以了解供货情况和技术规格。
- 同时适用于单电源供电和双电源供电。在环境温度升高的情况下，持续短路运行可能会导致超过允许的最大结温 (150°C)。
- 短路测试是瞬时测试。在室温及低于室温的情况下，当 V_S ≤ 6V 时，输出短路持续时间是无限的。V_S > 6V 时，允许的短路持续时间为 1.5ms。
- 最大功耗是 T_{J(MAX)}、R_{θJA} 的函数。任何环境温度下允许的最大功耗为 P_D = (T_{J(MAX)} - T_A) / R_{θJA}。所有数字均适用于直接焊接到 PC 板的封装。

6.2 ESD 额定值

		值	单位
V _(ESD) 静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 ⁽¹⁾⁽²⁾	±2000	V
	机器模型 (MM)	±200	

- JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
- 人体放电模型，适用标准。MIL-STD-883, Method 3015.7。机器模型，适用标准。JESD22-A115-A (JEDEC 的 ESD MM 标准) 电场诱导充电器件模型，适用标准。JESD22-C101-C (JEDEC 的 ESD FICDM 标准)。

6.3 建议的工作状态

		最小值	最大值	单位
电源电压 (V _S = V ⁺ - V ⁻)		2.5	32	V
温度范围 ⁽¹⁾		-40	125	°C

- 最大功耗是 T_{J(MAX)}、R_{θJA} 的函数。任何环境温度下允许的最大功耗为 P_D = (T_{J(MAX)} - T_A) / R_{θJA}。所有数字均适用于直接焊接到 PCB 的封装。

6.4 热性能信息

热指标 ⁽¹⁾		LM7332		单位
		DGK (VSSOP)	D (SOIC)	
		8 引脚	8 引脚	
R _{θJA}	结至环境热阻 ⁽²⁾	161.1	109.1	°C/W
R _{θJC(top)}	结至外壳 (顶部) 热阻	55	55.8	°C/W
R _{θJB}	结至电路板热阻	80.5	49.2	°C/W
ψ _{JT}	结至顶部特征参数	5.5	10.7	°C/W
ψ _{JB}	结至电路板特征参数	79.2	48.7	°C/W

- 有关传统和新热指标的更多信息，请参阅《半导体和 IC 封装热指标》应用报告，SPRA953。
- 最大功耗是 T_{J(MAX)}、R_{θJA} 的函数。任何环境温度下允许的最大功耗为 P_D = (T_{J(MAX)} - T_A) / R_{θJA}。所有数字均适用于直接焊接到 PCB 的封装。

6.5 5V 电气特性

除非另有说明，否则所有限值均基于以下条件： $T_A = 25^\circ\text{C}$ ， $V^+ = 5\text{V}$ ， $V^- = 0\text{V}$ ， $V_{\text{CM}} = 0.5\text{V}$ ， $V_O = 2.5\text{V}$ ，且 $R_L > 1\text{M}\Omega$ （连接至 2.5V）。⁽¹⁾

参数		测试条件	最小值 ⁽²⁾	典型值 ⁽³⁾	最大值 ⁽²⁾	单位
V_{OS}	输入失调电压	$V_{\text{CM}} = 0.5\text{V}$ 以及 $V_{\text{CM}} = 4.5\text{V}$	-4	± 1.6	4	mV
		在极端温度下	-5		5	
TC V_{OS}	输入失调电压温漂	$V_{\text{CM}} = 0.5\text{V}$ 以及 $V_{\text{CM}} = 4.5\text{V}$ ⁽⁴⁾		± 2		$\mu\text{V}/^\circ\text{C}$
I_{B}	输入偏置电流	请参阅 ⁽⁵⁾	-2	± 1	2	μA
		在极端温度下	-2.5		2.5	
I_{OS}	输入失调电流			20	250	nA
		在极端温度下			300	
CMRR	共模抑制比	$0\text{V} \leq V_{\text{CM}} \leq 3\text{V}$	67	80		dB
		在极端温度下	65			
		$0\text{V} \leq V_{\text{CM}} \leq 5\text{V}$	62	70		
		在极端温度下	60			
PSRR	电源抑制比	$5\text{V} \leq V^+ \leq 30\text{V}$	78	100		dB
		在极端温度下	74			
CMVR	输入共模电压范围	CMRR > 50dB	5.1	-0.3	-0.1	V
		在极端温度下	5	5.3	0	
A_{VOL}	大信号电压增益	$0.5\text{V} \leq V_O \leq 4.5\text{V}$ $R_L = 10\text{k}\Omega$ （连接至 2.5V）	70	77		dB
		在极端温度下	65			
V_O	输出摆幅 高位	$R_L = 10\text{k}\Omega$ （连接至 2.5V） $V_{\text{ID}} = 100\text{mV}$		60	150	mV（相对于任一电源轨）
		在极端温度下			200	
		$R_L = 2\text{k}\Omega$ （连接至 2.5V） $V_{\text{ID}} = 100\text{mV}$		100	300	
		在极端温度下			350	
	输出摆幅 低位	$R_L = 10\text{k}\Omega$ （连接至 2.5V） $V_{\text{ID}} = -100\text{mV}$		5	150	
		在极端温度下			200	
		$R_L = 2\text{k}\Omega$ （连接至 2.5V） $V_{\text{ID}} = -100\text{mV}$		20	300	
		在极端温度下			350	
I_{SC}	输出短路电流	拉电流从 V^+ 拉出， $V_{\text{ID}} = 200\text{mV}$ ⁽⁶⁾	60	90		mA
		灌电流灌入 V^- ， $V_{\text{ID}} = -200\text{mV}$ ⁽⁶⁾	60	90		
I_{OUT}	输出电流	$V_{\text{ID}} = \pm 200\text{mV}$ ， $V_O = 1\text{V}$ （相对于电源轨）		± 55		mA
I_{S}	总电源电流	空载， $V_{\text{CM}} = 0.5\text{V}$		1.5	2.3	mA
		在极端温度下			2.6	
SR	压摆率 ⁽⁷⁾	$A_v = +1$ ， $V_I = 5\text{V}$ 阶跃， $R_L = 1\text{M}\Omega$ ， $C_L = 10\text{pF}$		12		V/ μs
f_u	单位增益频率	$R_L = 10\text{M}\Omega$ ， $C_L = 20\text{pF}$		7.5		MHz
GBWP	增益带宽积	$f = 50\text{kHz}$		19.3		MHz

- 电气特性值仅适用于所示温度下的工厂测试条件。工厂测试条件会使器件的自发热大受限制，使得 $T_J = T_A$ 。在 $T_J > T_A$ 的内部自发热条件下，某些参数性能规格（如电气表中所示）无法得到保证。
- 所有限值均根据测试或统计分析确定。
- 典型值表示评定特性时确定的最有可能达到的参数标准。实际典型值可能会随时间推移而变化，而且还取决于应用和配置。已发货生产材料未进行这些典型值测试，无法确保符合这些典型值。
- 失调电压温漂等于极端温度下的 V_{OS} 变化除以总温度变化值。
- 正电流相当于流入器件的电流。
- 短路测试是瞬时测试。在室温及低于室温的情况下，当 $V_{\text{S}} \leq 6\text{V}$ 时，输出短路持续时间是无限的。 $V_{\text{S}} > 6\text{V}$ 时，允许的短路持续时间为 1.5ms。
- 压摆率是上升压摆率和下降压摆率中的较慢者。作为电压跟随器连接。

5V 电气特性 (接下页)

除非另有说明, 否则所有限值均基于以下条件: $T_A = 25^\circ\text{C}$, $V^+ = 5\text{V}$, $V^- = 0\text{V}$, $V_{\text{CM}} = 0.5\text{V}$, $V_O = 2.5\text{V}$, 且 $R_L > 1\text{M}\Omega$ (连接至 2.5V)。⁽¹⁾

参数	测试条件	最小值 ⁽²⁾	典型值 ⁽³⁾	最大值 ⁽²⁾	单位
e_n	输入基准电压噪声 $f = 2\text{kHz}$		14.8		$\text{nV}/\sqrt{\text{Hz}}$
i_n	输入基准电流噪声 $f = 2\text{kHz}$		1.35		$\text{pA}/\sqrt{\text{Hz}}$
THD+N	总谐波失真 + 噪声 $A_V = +2$, $R_L = 100\text{k}\Omega$, $f = 1\text{kHz}$, $V_O = 4\text{V}_{\text{PP}}$		-84		dB
CT 抑制	串扰抑制 $f = 3\text{MHz}$, 驱动器 $R_L = 10\text{k}\Omega$		68		dB

6.6 $\pm 5\text{V}$ 电气特性

除非另有说明, 否则所有限值均基于以下条件: $T_A = 25^\circ\text{C}$, $V^+ = +5\text{V}$, $V^- = -5\text{V}$, $V_{\text{CM}} = 0\text{V}$, $V_O = 0\text{V}$, 且 $R_L > 1\text{M}\Omega$ (连接至 0V)。⁽¹⁾

参数	测试条件	最小值 ⁽²⁾	典型值 ⁽³⁾	最大值 ⁽²⁾	单位	
V_{OS}	输入失调电压 $V_{\text{CM}} = -4.5\text{V}$ 以及 $V_{\text{CM}} = 4.5\text{V}$	-4	± 1.6	4	mV	
	在极端温度下	-5		5		
TC V_{OS}	输入失调电压温漂 $V_{\text{CM}} = -4.5\text{V}$ 以及 $V_{\text{CM}} = 4.5\text{V}$ ⁽⁴⁾		± 2		$\mu\text{V}/^\circ\text{C}$	
I_B	输入偏置电流 请参阅 ⁽⁵⁾	-2	± 1	2	μA	
	在极端温度下	-2.5		2.5		
I_{OS}	输入失调电流		20	250	nA	
	在极端温度下			300		
CMRR	共模抑制比 $-5\text{V} \leq V_{\text{CM}} \leq 3\text{V}$	74	88		dB	
	在极端温度下	75				
	$-5\text{V} \leq V_{\text{CM}} \leq 5\text{V}$	70	74			
	在极端温度下	65				
PSRR	电源抑制比 $5\text{V} \leq V^+ \leq 30\text{V}$, $V_{\text{CM}} = -4.5\text{V}$	78	100		dB	
	在极端温度下	74				
CMVR	输入共模电压范围 CMRR > 50dB	5.1	-5.3	-5.1	V	
	在极端温度下	5	5.3	-5.1		
A_{VOL}	大信号电压增益 $-4\text{V} \leq V_O \leq 4\text{V}$ $R_L = 10\text{k}\Omega$ (连接至 0V)	72	80		dB	
	在极端温度下	70				
V_O	输出摆幅 高位	$R_L = 10\text{k}\Omega$ (连接至 0V) $V_{\text{ID}} = 100\text{mV}$	75	250	mV (相对于任一电源轨)	
		在极端温度下		300		
		$R_L = 2\text{k}\Omega$ (连接至 0V) $V_{\text{ID}} = 100\text{mV}$		125		350
		在极端温度下				400
	输出摆幅 低位	$R_L = 10\text{k}\Omega$ (连接至 0V) $V_{\text{ID}} = -100\text{mV}$		10		250
		在极端温度下				300
		$R_L = 2\text{k}\Omega$ (连接至 0V) $V_{\text{ID}} = -100\text{mV}$		30		350
		在极端温度下				400

- 电气特性值仅适用于所示温度下的工厂测试条件。工厂测试条件会使器件的自发热大受限制, 使得 $T_J = T_A$ 。在 $T_J > T_A$ 的内部自发热条件下, 某些参数性能规格 (如电气表中所示) 无法得到保证。
- 所有限值均根据测试或统计分析确定。
- 典型值表示评定特性时确定的最有可能达到的参数标准。实际典型值可能会随时间推移而变化, 而且还取决于应用和配置。已发货生产材料未进行这些典型值测试, 无法确保符合这些典型值。
- 失调电压温漂等于极端温度下的 V_{OS} 变化除以总温度变化值。
- 正电流相当于流入器件的电流。

±5V 电气特性 (接下页)

除非另有说明, 否则所有限值均基于以下条件: $T_A = 25^\circ\text{C}$, $V^+ = +5\text{V}$, $V^- = -5\text{V}$, $V_{\text{CM}} = 0\text{V}$, $V_O = 0\text{V}$, 且 $R_L > 1\text{M}\Omega$ (连接至 0V)。⁽¹⁾

参数	测试条件	最小值 ⁽²⁾	典型值 ⁽³⁾	最大值 ⁽²⁾	单位
I_{SC} 输出短路电流	拉电流从 V^+ 拉出, $V_{\text{ID}} = 200\text{mV}$ ⁽⁶⁾	90	120		mA
	灌电流灌入 V^- , $V_{\text{ID}} = -200\text{mV}$ ⁽⁶⁾	90	100		
I_{OUT} 输出电流	$V_{\text{ID}} = \pm 200\text{mV}$, $V_O = 1\text{V}$ (相对于电源轨)		±65		mA
I_S 总电源电流	空载, $V_{\text{CM}} = -4.5\text{V}$		1.5	2.4	mA
	在极端温度下			2.6	
SR 压摆率 ⁽⁷⁾	$A_V = +1$, $V_I = 8\text{V}$ 阶跃, $R_L = 1\text{M}\Omega$, $C_L = 10\text{pF}$		13.2		V/ μs
R_{OUT} 闭环输出电阻	$A_V = +1$, $f = 100\text{kHz}$		3		Ω
f_u 单位增益频率	$R_L = 10\text{M}\Omega$, $C_L = 20\text{pF}$		7.9		MHz
GBWP 增益带宽积	$f = 50\text{kHz}$		19.9		MHz
e_n 输入基准电压噪声	$f = 2\text{kHz}$		14.7		$\text{nV}/\sqrt{\text{Hz}}$
i_n 输入基准电流噪声	$f = 2\text{kHz}$		1.3		$\text{pA}/\sqrt{\text{Hz}}$
THD+N 总谐波失真 + 噪声	$A_V = +2$, $R_L = 100\text{k}\Omega$, $f = 1\text{kHz}$, $V_O = 8\text{V}_{\text{PP}}$		-87		dB
CT 抑制 串扰抑制	$f = 3\text{MHz}$, 驱动器 $R_L = 10\text{k}\Omega$		68		dB

(6) 短路测试是瞬时测试。在室温及低于室温的情况下, 当 $V_S \leq 6\text{V}$ 时, 输出短路持续时间是无限制的。 $V_S > 6\text{V}$ 时, 允许的短路持续时间为 1.5ms。

(7) 压摆率是上升压摆率和下降压摆率中的较慢者。作为电压跟随器连接。

6.7 ±15V 电气特性

除非另有说明, 否则所有限值均基于以下条件: $T_A = 25^\circ\text{C}$, $V^+ = +15\text{V}$, $V^- = -15\text{V}$, $V_{\text{CM}} = 0\text{V}$, $V_O = 0\text{V}$, 且 $R_L > 1\text{M}\Omega$ (连接至 0V)。⁽¹⁾

参数	测试条件	最小值 ⁽²⁾	典型值 ⁽³⁾	最大值 ⁽²⁾	单位
V_{OS} 输入失调电压	$V_{\text{CM}} = -14.5\text{V}$ 以及 $V_{\text{CM}} = 14.5\text{V}$	-5	±2	5	mV
	在极端温度下	-6		6	
TC V_{OS} 输入失调电压温漂	$V_{\text{CM}} = -14.5\text{V}$ 以及 $V_{\text{CM}} = 14.5\text{V}$ ⁽⁴⁾		±2		$\mu\text{V}/^\circ\text{C}$
I_B 输入偏置电流	请参阅 ⁽⁵⁾	-2	±1	2	μA
	在极端温度下	-2.5		2.5	
I_{OS} 输入失调电流			20	250	nA
	在极端温度下			300	
CMRR 共模抑制比	$-15\text{V} \leq V_{\text{CM}} \leq 12\text{V}$	74	88		dB
	在极端温度下	74			
	$-15\text{V} \leq V_{\text{CM}} \leq 15\text{V}$	72	80		
	在极端温度下	72			
PSRR 电源抑制比	$-10\text{V} \leq V^+ \leq 15\text{V}$, $V_{\text{CM}} = -14.5\text{V}$	78	100		dB
	在极端温度下	74			
CMVR 输入共模电压范围	CMRR > 50dB	15.1	-15.3	-15.1	V
	在极端温度下	15	15.3	-15	

(1) 电气特性值仅适用于所示温度下的工厂测试条件。工厂测试条件会使器件的自发热大受限制, 使得 $T_J = T_A$ 。在 $T_J > T_A$ 的内部自发热条件下, 某些参数性能规格 (如电气表中所示) 无法得到保证。

(2) 所有限值均根据测试或统计分析确定。

(3) 典型值表示评定特性时确定的最有可能达到的参数标准。实际典型值可能会随时间推移而变化, 而且还取决于应用和配置。已发货生产材料未进行这些典型值测试, 无法确保符合这些典型值。

(4) 失调电压温漂等于极端温度下的 V_{OS} 变化除以总温度变化值。

(5) 正电流相当于流入器件的电流。

±15V 电气特性 (接下页)

除非另有说明, 否则所有限值均基于以下条件: $T_A = 25^\circ\text{C}$, $V^+ = +15\text{V}$, $V^- = -15\text{V}$, $V_{CM} = 0\text{V}$, $V_O = 0\text{V}$, 且 $R_L > 1\text{M}\Omega$ (连接至 0V)。(1)

参数		测试条件	最小值 (2)	典型值 (3)	最大值 (2)	单位
A_{VOL}	大信号电压增益	$-14\text{V} \leq V_O \leq 14\text{V}$ $R_L = 10\text{k}\Omega$ (连接至 0V)	72	80		dB
		在极端温度下	70			
V_O	输出摆幅 高位	$R_L = 10\text{k}\Omega$ (连接至 0V) $V_{ID} = 100\text{mV}$		100	350	mV (相对于任一电源轨)
		在极端温度下			400	
		$R_L = 2\text{k}\Omega$ (连接至 0V) $V_{ID} = 100\text{mV}$		200	550	
		在极端温度下			600	
	输出摆幅 低位	$R_L = 10\text{k}\Omega$ (连接至 0V) $V_{ID} = -100\text{mV}$		20	450	
		在极端温度下			500	
		$R_L = 2\text{k}\Omega$ (连接至 0V) $V_{ID} = -100\text{mV}$		25	550	
		在极端温度下			600	
I_{SC}	输出短路电流	拉电流从 V^+ 拉出, $V_{ID} = 200\text{mV}$ (6)		140		mA
		灌电流灌入 V^- , $V_{ID} = -200\text{mV}$ (6)		140		
I_{OUT}	输出电流	$V_{ID} = \pm 200\text{mV}$, $V_O = 1\text{V}$ (相对于电源轨)		± 70		mA
I_S	总电源电流	空载, $V_{CM} = -14.5\text{V}$		2	2.5	mA
		在极端温度下			3	
SR	压摆率 (7)	$A_V = +1$, $V_I = 20\text{V}$ 阶跃, $R_L = 1\text{M}\Omega$, $C_L = 10\text{pF}$		15.2		V/ μs
f_u	单位增益频率	$R_L = 10\text{M}\Omega$, $C_L = 20\text{pF}$		9		MHz
GBWP	增益带宽积	$f = 50\text{kHz}$		21		MHz
e_n	输入基准电压噪声	$f = 2\text{kHz}$		15.5		nV/ $\sqrt{\text{Hz}}$
i_n	输入基准电流噪声	$f = 2\text{kHz}$		1		pA/ $\sqrt{\text{Hz}}$
THD+N	总谐波失真与噪声	$A_V = +2$, $R_L = 100\text{k}\Omega$, $f = 1\text{kHz}$, $V_O = 25V_{PP}$		-93		dB
CT 抑制	串扰抑制	$f = 3\text{MHz}$, 驱动器 $R_L = 10\text{k}\Omega$		68		dB

(6) 短路测试是瞬时测试。在室温及低于室温的情况下, 当 $V_S \leq 6\text{V}$ 时, 输出短路持续时间是无限制的。 $V_S > 6\text{V}$ 时, 允许的短路持续时间为 1.5ms 。

(7) 压摆率是上升压摆率和下降压摆率中的较慢者。作为电压跟随器连接。

6.8 典型特性

除非另有说明，否则 $T_A = 25^\circ\text{C}$ 。




图 1. Vos 分布




图 2. Vos 与 VCM 间的关系 (单位 1)




图 3. Vos 与 VCM 间的关系 (单位 2)




图 4. Vos 与 VCM 间的关系 (单位 3)




图 5. Vos 与 VCM 间的关系 (单位 1)




图 6. Vos 与 VCM 间的关系 (单位 2)

典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$ 。




图 7. V_{OS} 与 V_{CM} 间的关系 (单位 3)




图 8. V_{OS} 与 V_S 间的关系 (单位 1)




图 9. V_{OS} 与 V_S 间的关系 (单位 2)




图 10. V_{OS} 与 V_S 间的关系 (单位 3)




图 11. I_{BIAS} 与 V_{CM} 间的关系




图 12. I_{BIAS} 与电源电压间的关系

典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$ 。




图 13. I_S 与 V_{CM} 间的关系




图 14. I_S 与 V_{CM} 间的关系




图 15. I_S 与 V_{CM} 间的关系




图 16. I_S 与电源电压间的关系




图 17. I_S 与电源电压间的关系




图 18. 输出摆幅与灌电流间的关系

典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$ 。




图 19. 输出摆幅与灌电流间的关系




图 20. 输出摆幅与拉电流间的关系




图 21. 输出摆幅与拉电流间的关系




图 22. 正输出摆幅与电源电压间的关系




图 23. 正输出摆幅与电源电压间的关系




图 24. 负输出摆幅与电源电压间的关系

典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$ 。




图 25. 负输出摆幅与电源电压间的关系




图 26. 各种容性负载下的开环频率响应




图 27. 各种容性负载下的开环频率响应




图 28. 各种容性负载下的开环频率响应




图 29. 开环频率响应与各种阻性负载间的关系





图 30. 开环频率响应与各种电源电压间的关系

典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$ 。



典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$ 。




图 37. 各种幅度的阶跃响应




图 38. 各种幅度的阶跃响应




图 39. 各种容性负载的大信号阶跃响应




图 40. 输入基准电压噪声密度与频率间的关系




图 41. 输入基准电压噪声密度与频率间的关系




图 42. 输入基准电压噪声密度与频率间的关系

典型特性 (接下页)

除非另有说明, 否则 $T_A = 25^\circ\text{C}$ 。




图 43. THD+N 与输出幅度 (V_{PP}) 间的关系

图 44. THD+N 与输出幅度 (V_{PP}) 间的关系

图 45. THD+N 与输出幅度 (V_{PP}) 间的关系

图 46. 串扰与频率间的关系

7 详细 说明


7.1 概述

LM7332 器件是具有宽工作电压范围和高输出电流的轨至轨输入和输出放大器。LM7332 非常高效，能够实现 $15.2\text{V}/\mu\text{s}$ 的压摆率和 21MHz 的单位增益带宽，同时所需的总电源电流仅为 2mA 。LM7332 器件的性能在 5V 、 $\pm 5\text{V}$ 和 $\pm 15\text{V}$ 的条件下完全符合运行规格。

LM7332 器件设计用于驱动无限容性负载而不产生振荡。LM7332 在 -40°C 、 125°C 和 25°C 的条件下以现代化的自动测试设备经过全面测试。 -40°C 至 $+125^\circ\text{C}$ 范围内的高性能、详细的规格和广泛的测试使这些器件适用于工业、汽车和通信 应用。

大多数器件参数对电源电压不敏感，因此这些器件更便于用在电源电压可能出现变化的场合，例如汽车电气系统和电池供电型设备。LM7332 具有真正的轨至轨输出，能够以超越任一电源轨的最小余量电压 (1V) 提供可观的电流 ($\pm 70\text{mA}$)。

7.2 功能框图



7.3 特性 说明

7.3.1 估算输出电压摆幅

请务必注意，稳态输出电流将小于输入过驱时提供的电流。在稳态条件下，可使用图 47 和图 48 中的曲线图来预测输出摆幅。这些曲线图还显示了与输出端和接地端之间连接的负载相对应的多条负载线。在每种情况下，器件在相应温度下的曲线与负载线的交汇点将是该负载可能的典型输出摆幅。例如，一个 600Ω 的负载可让输出摆幅处于 V^- 的 100mV 范围内以及 V^+ 的 250mV 范围内 ($V_S = \pm 5\text{V}$)，对应于典型值为 9.65V_{pp} 的未削波摆幅。

特性说明 (接下页)




图 47. 稳态输出拉电流特性以及负载线

图 48. 稳态输出灌电流特性以及负载线

7.4 器件功能模式

7.4.1 驱动容性负载

LM7332 专门设计用于驱动无限容性负载而不产生振荡，如图 49 所示。




图 49. 建立时间和压摆率与容性负载间的关系

此外，该器件具有优秀的输出电流处理能力，因此即使在较大的容性负载条件下也能提供良好的压摆率特性，如图 49 所示。这些特性相结合使得此器件非常适合 TFT 平板缓冲器、模数转换器输入放大器和功率晶体管驱动器应用。

但是，与大多数运算放大器一样，在此运算放大器和容性负载之间增加一个串联隔离电阻器可提高趋稳和过冲性能。

输出电流驱动是驱动容性负载时的重要参数。该参数将决定输出电压的变化速度。参考图 49，可以发现两个不同的区域。负载低于大约 10,000pF 时，输出压摆率仅由运算放大器的补偿电容值和流入该电容器的电流决定。负载超出 10nF 时，压摆率取决于运算放大器提供的输出电流。负载大于 100nF 的情况下，可通过将短路电流值除以电容值来估算正负压摆率。

器件功能模式 (接下页)

7.4.2 输出电压摆幅接近 V^-

LM7332 的输出级设计可确保电压摆幅在任意电源轨的几毫伏范围内，从而实现最大的灵活性并扩大可用范围。得益于这种设计架构，当输出接近任一电源轨时，输出晶体管集电极-基极结反向偏置将减小。当输出低于与任一电源轨的差值 V_{be} 时，相应的输出晶体管将接近饱和状态。在这种工作模式下，晶体管表现出更高的结电容和更低的 f_t ，而这会降低相位裕度。当噪声增益 ($NG = 1 + R_F/R_G$ ，其中的 R_F 和 R_G 是外部增益设置电阻) 为 2 或更大值时，相位裕度足够大，因此这种相位裕度降低问题无关紧要。但是，在噪声增益较小 (<2) 且提供给电源轨的电压小于 150mV 时，如果输出负载较轻，则相位裕度降低可能会导致不必要的振荡。

在使用 LM7332 的情况下，由于其固有的架构细节，仅当输出摆幅在 V^- 的 150mV 范围内时，才会在 V^- 处发生与输出晶体管相关的振荡。但是，如果该输出晶体管的集电极电流大于其几微安的空闲值，则相位裕量损失会变得不明显。在这种情况下，输出晶体管需要 300 μ A 的集电极电流来纠正这种情况。所以，当所有上述临界条件同时出现时 ($NG < 2$ 、 $V_{OUT} < 150mV$ (相对于电源轨) 且输出负载较轻)，为了确保稳定性，可在输出端增加负载电阻器，从而为输出晶体管提供必要的最小集电极电流 (300 μ A)。

例如，工作电压为 12V (或 $\pm 6V$) 时，在输出端到 V^+ 之间添加一个 39k Ω 的电阻器，即可产生 300 μ A 的输出灌电流并确保稳定性。这样一来，相当于总静态功耗增加约 15%。

8 以下一些应用中

注

的应用和实现信息部分的信息不属于 TI 规格范围，TI 不担保其准确性和完整性。TI 的客户应负责确定组件是否适用于其应用。客户应验证并测试其设计是否能够实现，以确保系统功能。

8.1 应用信息

LM7332 是一款 GBW 略大于 20MHz 的轨至轨输入和输出运算放大器。此器件具有 40mA 拉电流和 65mA 灌电流能力，可驱动无限容性负载。LM7332 采用 VSSOP 和 SOIC 封装。

8.1.1 类似的高电流输出器件

LM6172 具有 100MHz 的更高 GBW 和超过 80mA 的电流输出。此外还有一个单通道版本：LM6171。LM7372 具有 120MHz 的 GBW 和超过 150mA 的电流输出。LM7372 采用 8 引脚 SO PowerPAD™ 封装和 16 引脚 SOIC 封装（具有更高功耗）。

LME49600 缓冲器具有 250mA 的电流输出和 110MHz 的带宽。LME49600 采用 DDPK/TO-263 封装以实现更高的功耗。

有关这些器件的详细信息，请访问 www.ti.com.cn。

8.2 典型应用




图 50. SAR ADC 驱动放大器原理图

8.2.1 设计要求

假设一种便携式应用需要使用采集时间 (t_{AQ}) 为 $1\mu s$ 且采样保持电容 (C_{SH}) 为 $80pF$ 的 12 位 SAR ADC。

此 ADC 采用 5V 单电源供电，且满量程输入为 $2.5V_{PP}$ 。为了维持信号保真度，必须使总谐波失真加噪声 (THD+N) 小于 $-80dB$ 。确定 LM7332 是否是合适的驱动放大器，并找出 R_{fit} 和 C_{fit} 的值。

典型应用 (接下页)

8.2.2 详细设计流程

LM7332 可用作 SAR ADC 的驱动放大器 (如图 50 所示)。

R_{fit} 和 C_{fit} 的值取决于 ADC 规格以及放大器增益带宽积 (GBWP) 和输出电阻 (R_O)。此外也很常见的情况是, 只有一个以地为参考的电源电压以及最高可达到电源电压一半的采样信号 (低失真)。

为了确定 LM7332 是否适合该应用, 必须将放大器的建立时间与 ADC 的采集时间进行比较, 参考公式 1:

$$GBWP_{min} \geq 4 \times (N+1) \times \ln(2) / (2\pi \times t_{AQ})$$

其中

- $GBWP_{min}$: 驱动放大器所需的最小增益带宽积
- N : ADC 的位数
- t_{AQ} : ADC 的采集时间

(1)

当 N 的值为 12 位而 t_{AQ} 的值为 $1\mu s$ 时, $GBWP_{min}$ 必须大于 5.7MHz。LM7332 的 GBWP 为 21MHz, 因此它确实是适合该应用的驱动器。

接下来, 确定 C_{fit} 的值, 参考公式 2:

$$20 \times C_{SH} \leq C_{fit} \leq 60 \times C_{SH}$$

其中

- C_{SH} : ADC 采样保持电容
- C_{fit} : 外部滤波器电容

(2)

当 C_{SH} 的值为 80pF 时, C_{fit} 的值必须介于 1600pF 和 4800pF 之间。根据图 39, LM7332 能够以 $5V_{PP}$ 驱动 2000pF 的容性负载, 并在 $1\mu s$ 内趋稳, 所以选择 1800pF 作为该范围内最接近的公共电容值。

接下来, 确定 R_{fit} 的值, 参考公式 3:

$$R_{fit} = 40 / (2\pi \times C_{fit} \times GBWP_{min}) - R_O$$

其中

- R_{fit} : 外部滤波器电阻
- C_{fit} : 上文确定的外部滤波器电容
- $GBWP_{min}$: 上文确定的驱动放大器所需的最小增益带宽积
- R_O : 通常在电气特性表中指定的驱动放大器的闭环输出阻抗

(3)

当 C_{fit} 的值为 1800pF、 $GBWP_{min}$ 的值为 5.7MHz 而 R_O 的值为 3Ω 时, 算出 R_{fit} 的值为 617.5 Ω 。使用最接近的值 620 Ω 可得出 142kHz 的滤波器频率 (f_{fit}), 参考公式 4:

$$f_{fit} = 1 / (2\pi \times (R_O + R_{fit}) \times C_{fit})$$

(4)


最后一项要求是采用单个 5V 电源驱动 $2.5V_{PP}$ 的输入信号并使 THD+N 小于 $-80dB$ 。

图 51 显示了 LM7332 在 5V 单电源电压下的 THD+N 响应。LM7332 在输出电平高达 $4V_{PP}$ 的情况下, 可使 THD+N 维持在低至 $-83dB$ 的水平。所以, 最终的这项要求得到了满足, 由此可见, LM7332 是适合该设计示例中的 12 位 SAR ADC 的驱动放大器。

此外, 在驱动 SAR ADC 的两个独立通道时可能需要确保通道之间的串扰最小。图 52 显示了不同频率下的串扰抑制。LM7332 可在高达 20kHz 频率下实现 105dB 的串扰抑制, 而在高达 1MHz 频率下实现超过 75dB 的串扰抑制, 表明该器件适合测量非常大的输入信号, 同时不干扰邻近通道。

典型应用 (接下页)

8.2.3 应用曲线



9 电源建议

在大多数应用中强制要求使用电源去耦。与大多数相对高速或高输出电流的运算放大器一样，用两个电容器对每条电源线去耦可以获得最佳效果：一个电容值很小的陶瓷电容器（大约 0.01 μ F）放置在非常靠近电源引线的位置，还有一个大电容值的钽或铝电容器 (> 4.7 μ F)。必要时，大电容器可由多个器件共享。小型陶瓷电容器在高频时保持低电源阻抗，而大电容器充当运算放大器输出端产生的快速负载电流尖峰的电荷桶。这两个电容器的结合使用可提供电源去耦功能，并有助于保持运算放大器在任何负载下均无振荡。

10 布局

10.1 布局指南

请注意，应最大限度减小由电源引脚和接地端之间的旁路电容器连接形成的环路区域。建议在器件下方使用接地平面；任何接地的旁路组件必须具有靠近接地平面的通孔。旁路电容器位置应尽可能靠近相应的电源引脚。在旁路电容器和相应的电源引脚之间使用较粗的迹线可降低电源电感并提供更稳定的电源。

必须将反馈组件放置在尽可能靠近器件的位置，以最大程度地降低杂散寄生效应。

10.2 布局示例




图 53. LM7332 布局示例

10.3 输出短路电流和功耗问题

LM7332 输出级根据设计可提供最大输出电流能力。即使瞬时输出对地短路并且在所有工作电压下都能容忍任意电源，但持续时间较长的短路状态可能会导致结温上升到超过器件的绝对最大额定值，特别是在电源电压较高的条件下。低于 6V 的电源电压时，可以无限期容忍输出短路状态。

运算放大器与负载连接时，该器件的功耗包括由于电源电流流入器件而产生的静态功耗以及由负载电流引起的功耗。负载功耗本身可包括一个平均值（由直流负载电流引起）和一个交流分量。如果存在输出电压偏移或输出交流平均电流不为零，或如果运算放大器工作在单电源应用中，而此情况下的输出保持在线性工作范围内的某处，那么直流负载电流将会流动起来。

因此，

$$P_{\text{TOTAL}} = P_Q + P_{\text{DC}} + P_{\text{AC}} \quad (5)$$

输出短路电流和功耗问题 (接下页)

运算放大器静态功耗根据公式 6 算出:

$$P_Q = I_S \times V_S$$

其中

- I_S : 电源电流
 - V_S : 总电源电压 ($V^+ - V^-$)
- (6)

直流负载功耗根据公式 7 算出:

$$P_{DC} = I_O \times (V_r - V_o)$$

其中

- V_o : 平均输出电压
 - V_r : 拉电流对应的是 V^+ , 而灌电流对应的是 V^-
- (7)

 交流负载功耗的计算方式为 $P_{AC} =$ 表 1 所示的值。

表 1 显示了运算放大器在标准正弦波、三角波和方波波形条件下的负载功耗的最大交流分量:

表 1. 标准波形条件下输出级中的标准化交流功耗

$P_{AC} (W/\Omega V^2)$		
正弦波	三角波	方波
50.7×10^{-3}	46.9×10^{-3}	62.5×10^{-3}

表格条目标准化为 V_S^2/R_L 。要计算功耗的交流负载电流分量, 只需将对应于输出波形的表格条目乘以系数 V_S^2/R_L 即可。例如, 在 $\pm 12V$ 电源、 600Ω 负载和三角波波形的条件下, 输出级中的功耗计算如下:

$$P_{AC} = (46.9 \times 10^{-3}) \times [24^2/600] = 45.0mW$$
(8)

 特定温度下允许的最大功耗是允许的最高管芯结温 ($T_{J(MAX)}$)、环境温度 T_A 和结至环境的封装热阻 $R_{\theta JA}$ 的函数。

$$P_{D(MAX)} = \frac{T_{J(MAX)} - T_A}{R_{\theta JA}}$$
(9)

对于 LM7332, 允许的最高结温为 $150^\circ C$, 在此温度下不允许有功耗。同样, $25^\circ C$ 下的功率容量由公式 10 和公式 11 算出。

对于 VSSOP 封装:

$$P_{D(MAX)} = \frac{150^\circ C - 25^\circ C}{161.1^\circ C/W} = 0.78W$$
(10)

对于 SOIC 封装:

$$P_{D(MAX)} = \frac{150^\circ C - 25^\circ C}{109.1^\circ C/W} = 1.15W$$
(11)

 同样, $125^\circ C$ 下的功率容量由公式 12 和公式 13 算出。

对于 VSSOP 封装:

$$P_{D(MAX)} = \frac{150^\circ C - 125^\circ C}{161.1^\circ C/W} = 0.16W$$
(12)

对于 SOIC 封装:

$$P_{D(MAX)} = \frac{150^\circ C - 125^\circ C}{109.1^\circ C/W} = 0.23W$$
(13)

图 54 显示了采用 VSSOP 和 SOIC 封装时的功率容量与温度间的关系。最大热性能线下面的区域是器件的工作区域。当器件在 P_{TOTAL} 小于 $P_{D(MAX)}$ 的工作区域内工作时，器件结温将保持在 150°C 以下。如果环境温度与封装功率率的交汇点高于最大热性能线，则结温将超过 150°C ，必须严格禁止这种情况。




图 54. 功率容量与温度间的关系

当需要高功率而又不能降低环境温度时，提供气流是降低热阻进而提高功率容量的有效方法。

11 器件和文档支持

11.1 社区资源

下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《使用条款》。

TI E2E™ 在线社区 *TI 的工程师对工程师 (E2E) 社区*。此社区的创建目的在于促进工程师之间的协作。在 e2e.ti.com 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。

设计支持 *TI 参考设计支持* 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。

11.2 商标

PowerPAD, E2E are trademarks of Texas Instruments.
All other trademarks are the property of their respective owners.

11.3 静电放电警告



这些装置包含有限的内置 ESD 保护。存储或装卸时，应将导线一起截短或将装置放置于导电泡棉中，以防止 MOS 门极遭受静电损伤。

11.4 术语表

SLYZ022 — *TI 术语表*。

这份术语表列出并解释术语、缩写和定义。

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请参阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
LM7332MAX/NOPB	ACTIVE	SOIC	D	8	2500	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	LM733 2MA	Samples
LM7332MMX/NOPB	ACTIVE	VSSOP	DGK	8	3500	RoHS & Green	SN	Level-1-260C-UNLIM	-40 to 125	AA5A	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LM7332MAX/NOPB	SOIC	D	8	2500	330.0	12.4	6.5	5.4	2.0	8.0	12.0	Q1
LM7332MMX/NOPB	VSSOP	DGK	8	3500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LM7332MAX/NOPB	SOIC	D	8	2500	367.0	367.0	35.0
LM7332MMX/NOPB	VSSOP	DGK	8	3500	367.0	367.0	35.0



D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed $.006$ [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司